EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

01220498

PUBLICATION DATE

04-09-89

APPLICATION DATE

29-02-88

APPLICATION NUMBER

63044617

APPLICANT: OKI ELECTRIC IND CO LTD;


INVENTOR: YOSHIMURA KOTARO;

INT.CL.

H05K 9/00 G06F 1/00

TITLE

PROCESSOR MOUNTING CIRCUIT



#字フォント ROM

ABSTRACT: PURPOSE: To obtain a large noise suppressing effect at a part where the noise countermeasure is most difficult, by separating a microprocessor device and peripheral circuit parts which are connected to the microprocessor device through bus lines from other circuit parts, and mounting the device and the parts on a multilayered board.

> CONSTITUTION: A microprocessor device 11 which is mounted on a CPU module 30 and an IO port 13 are connected through bus lines 12. High frequency noises are most easily generated at this part. Therefore, the CPU module 30 is mounted on a multilayered board 10. Other components 61 such as a space driving circuit 36, a drive correcting circuit 37 and a line-feed driving circuit 38 are hard to become high frequency noise sources. Therefore, these components are mounted on an ordinary board 20. Meanwhile, it is desirable that peripheral circuit component 60 comprising ROMs 50~52 which are connected to bus lines 12' extended from the module 30 are mounted on the multilayered board like the module 30 for preventing the noise generation. However, these ROMs require a broad mounting area, and the contents of the programs are individually different. Therefore they are mounted on the ordinary board 20.

COPYRIGHT: (C)1989, JPO& Japio

⑩日本国特許庁(JP)

庁内整理番号

① 特許出願公開

平1-220498 ⑩ 公 開 特 許 公 報 (A)

@Int. Cl. 4

識別記号

❸公開 平成1年(1989)9月4日

H 05 K G 06 F 9/00 R-7039-5E G-7459-5B

1/00

3 2 0

審査請求 未請求 請求項の数 4 (全7頁)

60発明の名称

プロセツサ塔載回路

顧 昭63-44617 ②1)特

22出 願 昭63(1988)2月29日

@発 明 者 前 野 幹彦

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

明 @発 者

幸太郎 告 村

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

沖電気工業株式会社 勿出 願 人

東京都港区虎ノ門1丁目7番12号

個代 理 人 弁理士 鈴木 敏明

明 細

1. 発明の名称

プロセッサ搭載回路

2. 特許請求の範囲

1.プリンタの動作を制御するマイクロプロセッ サと.

このマイクロプロセッサとバスラインを通じて 接続されたアイオーポートと、

このアイオーポートに接続された被制御部とを 有し、

前記マイクロプロセッサとバスラインとアイ オーポートとは、

3層以上の導体パターンを絶縁体層を介して積 層した多層基板に搭載され、

他の回路部品は、

前記多層基板とは別体の、片面あるいは両面に 導体パタンを形成した通常の基板に搭載されたこ とを特徴とするプロセッサ搭載回路。

2.前記マイクロプロセッサと、バスラインを通 じてランダム・アクセス・メモリが接続されてお

このランダム・アクセス・メモリは、前記マイ クロプロセッサとバスラインとアイオーポートと 共に、前記多層基板に搭載され、

他の回路部品は、前記通常の基板に搭載された ことを特徴とする請求項1記載のプロセッサ搭載

3. プリンタの動作を制御するマイクロプロセッ サと、

このマイクロプロセッサとバスラインを通じて 接続された全ての周辺回路部品が、前記多層基板 に搭載され、

他の回路部品は、前記通常の基板に搭載された ことを特徴とする請求項1記載のプロセッサ搭載

4. プリンタの動作を制御するマイクロプロセッ サと、

このマイクロプロセッサとバスラインを通じて 接続された全ての周辺回路部品が、2枚以上の多 層基板に分割して搭載され、

持開平1~220498 (2)

前記各多層基板間が互いに前記バスラインにより接続され、

他の回路部品は、前記通常の基板に搭載された ことを特徴とする請求項1記載のプロセッサ搭載 回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、マイクロプロセッサを搭載し、種々の機器の制御等に使用されるプロセッサ搭載回路 に関する。

(従来の技術)

今日、事務機器、その他種々の機器の制御にマイクロプロセッサは広く使用されている。例えば、ワイヤドット式のプリンタにおいては、用紙の搬送、印字ヘッドのスキャニング、印字用の信号処理、その他各種の処理にマイクロプロセッサが活躍している。

ところで、このマイクロプロセッサは、高い周波数の基準クロック信号に同期して、これに接続されたアドレスバス、データバス、システムバス

等を介して、種々の信号の授受を行なっている。 しかし、このような動作によって、高周波ノイズ が発生し、それが直接放射され、あるいは電源ラ インを通じて漏洩し、他の機器に悪影響を及ぼす 場合がある。

こうした雑音障害の防止を図るため、いわゆる EMI(電波障害ノイズ)規制が設けられている。この規制によれば、30MHz以上の高周波 ノイズを一定レベル以下に押えなければならない。

このようなノイズ対策の方法として、従来、次 のような方法が用いられていた。

先ず、電源ラインについては、フェライト製のトロイダルコアに巻回したインダクタンスをに源うインに直列に挿入する方法がある。これにより、電源ラインの高周波インピーダンスを高よている。又、雑音電波放出の原因となるコードをシールド化する方法も有効な方法である。更に、基板の回路パターンから直接空間へ放射されるノイズを抑制するために、基板を良導電性のフレー

ムで取り囲み、いわゆるシールド構造にする方法 もある(実開昭 62-164153 号公報)。

又、回路基板のパターン形状を工夫する方法も考えられている。例えばアースパターンを格子状にしたりべたパターンにすることによって、電源ラインに並列な等価静電容量を大きくする。

更に、有効な方法としては、いわゆる多層基板 を用いる方法がある。

第2図には、そのような多層基板10の分解斜 視図を示した。

この基板は、通常の導体バターン1と、電源バターン2と、アースバターン3と、更に別の導体バターン4とが、絶縁体層5を介して積層された構成のものである。電源バターン2もアースバターン3も、それぞれ、いわゆるべたパターンといわれ、全面に一様に導体層を形成したものである。これらのバターン2、3は、通常のバターン1とスルーホール6によって電気接続され、短絡防止のために必要に応じて切り抜き部分7等が設けられている。

多層基板といわれるものはこの他に、3層構造のものや5層以上の多層構造のものと種々開発されているが、このような構造の基板を用いると、通常のパターン1と電源パターン2やアースパターン3との間の等価静電容量を大きくとることができ、しかも回路全体に渡ってその容量を均一に分布させることができるので、高いシールド効果を得ることができる。

(発明が解決しようとする課題)

ところが、上記のような多層基板を用いる方法 はコストが極めて高くなり、プリンタ等の民生用 機器に採用しようとするとその価格競争面で大き な障害となる。

例えば、通常の2層基板、即ち絶縁体の表面と 裏面とに導体パターンを形成したものと、第2図 に示した4層基板とのコストを比較してみると、 後者は前者の約2.3倍程度となる。通常、回路 基板は機器の部品の中でも極めて大型の部品の 1つであり、そのコスト比率も小さくない。この ようなことから、従来より低価格な2層基板を多

特開平1-220498 (3)

用し、先に説明したような他の対策方法によって 一定の基準をクリアするようにしていた。しか し、シールド用のフレーム等を設ける場合、今度 は機器の小型化を妨げることになってしまう。

本発明は以上の点に着目してなされたもので、 安価でかつシールド効果の高い基板構造を採用し たプロッセサ搭載回路を提供することを目的とす るものである。

(課題を解決するための手段)

本発明のプロセッサ搭載回路は、プリンタの動作を制御するマイクロスラスで接続されたアイオーポートと、このアイオーポートとは続けては接続するとアイオーポートとは、3層とセセルの前記インとアイオートとは、3層との上のであるのは、前記多層を形成に搭載が、片面あるいは両面に導体バタンを形成した通常の基板に搭載されたことを特徴とするものである。

れた回路部品中、汎用性のある部分と、汎用性の 無い部分とを、別々の多層基板に分割搭載すれば 汎用性のある部分の量産効果を高めることができ る。

(実施例)

本発明を、以下、具体的な実施例によって説明する。

第1図は、本発明のプロセッサ搭載回路の実施 例を示す要部斜視図である。

この回路は、先に第2図で示した多層基板10を通常の基板20の上に垂直に取り付けたものである。この多層基板10上には、マイクロプロセッサ11と、これとバスライン12を通じて接続されたアイオーボート13と、ランダム・アクを強されたアイオーボート13と、ランダム・アク層を表しては、その下縁に多数の端子15が値設されている。この端子15は、多数されており、これが通常の基板20の回路である。この端子15は、多数ないに電気接続されている。この端子15は、多数本密集して設けられていることから、側方に短く張り出した端子15aと、長く張り出した端子

(作用)

又、ランダム・アクセス・メモリも共にこの多層基板に搭載すれば、最も高周波ノイズを発生し 易い部分が大部分多層基板上に搭載されることに なる。

更にマイクロプロセッサとバスラインを通じて接続された全ての回路部品が多層基板上に搭載されれば、バスラインからのノイズ発生防止効果が最大となる。又、例えばこのバスラインに接続さ

15 bとを交互に配列して、互いに必要な接続処理用の間隔を保つようにしている。尚、この多層基板 1 0 上に搭載される各集積回路は、実装効率を上げるために、いわゆるベアチップを直接搭載したチップオンボード(COB)方式を採用し、チップの外面を金属カバーや樹脂等で覆うようにしている。

一方、通常の基板20には、他の回路部品21が搭載されており、この実施例の場合、バスライン12の一部が端子15を介して通常の基板20の側に延長され、プログラムや文字フォントを格納したリード・オンリ・メモリ素子を通常の基板20の側に他の回路部品21として搭載している。

第3図に、本発明のプロセッサ搭載回路の実施に適するプリント制御回路のプロック図を示す。

この回路は、マイクロプロセッサの周辺回路を搭載したCPUモジュール30によって制御される回路である。このCPUモジュール30は、第1図に示した多層基板10に搭載された回路

特開平1-220498 (4)

L

部品に相当する。又、この回路には、操作スイッチ31と、操作ランプ32と、表示パネル33と、セントロニクスインタフェース34と、限S232Cインタフェース35とが接続され、更に、スペースドライブ回路36と、ドライブに 路37と、ラインフィードドライブ回路38と、スリットセンサ43とが接続されている。又、CPUモジュール30から延長されたバスフォントROM51、記号フォントROM52が接続されている。

操作スイッチ31は、オペレータがブリンタの操作をするためのスイッチで、その結果は操作ランプ32や表示パネル33に表示される。セントロニクスインタフェース34は、いわゆるブリンタ用のインタフェースで、RS232Cインタフェース35は、コンピュータ間のデータ送信に使用される汎用のインタフェースである。

スペースドライブ回路36は、印字ヘッド41 のスキャニングを行うためのスペースモータ40 を駆動するための回路で、このスペースモータ 40の動作は、スリットセンサ43がモニタする ようにしている。ドライブ補正回路37は、印字 ヘッド41に印字用のデータをシリアル転送する ための回路である。

ラインフィード(LF)ドライブ回路38は、 用紙を1ライン分ずつ搬送する制御を行うための ラインフィードモータ42を駆動する回路であ る。これらの回路36.37.38はいずれも CPUモジュール30に内蔵されたアイオーボー トに接続されている。

又プログラムROM50は、CPUモジュール30に搭載されたマイクロプロセッサの動作用プログラムを格納したメモリである。又、漢字フォントROM51と記号フォントROM52は、印字ヘッド41に供給するフォントデータを格納したメモリである。

以上のような回路において、CPUモジュール30に搭載されたマイクロプロセッサ及びアイオーボートとの間は第1図に示したようなバスラ

イン12によって接続されており、この部分から 最も高周波のノイズが発生し易いことは先に説明 した通りである。

そこで、CPUモジュール30を第1図に示したような多層基板10上に搭載することによってノイズの低減を図ることができる。

これに対して、スペースドライブ回路36、ドライブ補正回路37、ラインフィードドライブ回路38等の他の部品61は、高周波ノイズ発生源となりにくいので、第1図に示したような通常の基板20の側に搭載される。しかも、これらの回路素子は比較的大型で広い実装面積を必要とするため、この部分を通常の基板に搭載することによってコストアップを防止することができる。

一方、 C P U モジュール 3 0 から延長されたバスライン 1 2 ′ に接続されたリード・オンリ・メモリ 5 0 ~ 5 2 等から成る周辺回路部品 6 0 は、ノイズ発生防止対策上は C P U モジュール 3 0 と同様に多層基板に搭載されることが望ましい。ところが、その一方で、これらのリード・オンリ・

メモリ 5 0 、 5 1 、 5 2 は何れも比較的広い実装面積を要求すること、及びプリンタの仕様によってプログラムの内容やフォントデータの内容が個々に相違し、CPUモジュール 3 0 のような汎用性がないこともあって、第 1 図の実施例で説明したように、通常の基板 2 0 の上に搭載することがより実際的である。

以上のことから、各種の好ましい実施例が考え られる。

そこで、本発明をそれぞれの実施例ごとに説明 すると以下のようになる。

まず、第4図は本発明の第1の実施例を示すブロック図である。この例では、マイクロブロをを受けていません。これとバスライン12を通じて接続されたアイオーボート13とが多層基板10に実装され、ランダム・アクセス・メモリ60は、これとは別の通常の基板20に搭載されている。この実施例においては、バスライン12上を伝送される制御信号に基づく高周波ノイズの発生を阻止す

特開平1-220498 (5)

る。尚、ランダム・アクセス・メモリ14やリード・オンリ・メモリ60へ延長されたバスライン12~を十分短くしておけば、これらを通常の基板に搭載したとしてもそのノイズ発生効果は十分なものが得られる。

第 5 図は、本発明の第 2 の実施例を示すプロック図である。

この例は、マイクロマッサ11と、バト13 イン12を通じて接続されたアイオーボート多階 板10 アクセス・メモリ14ととでは 板10 上に搭載したものである。ここではは一ド・オンリ・メモリ60が通常の基板上に10 関係である。これは、第10 関係である。これは第10 関係である。これは第10 関係では 明神では、一次の一時格のから発生する。のは、ムイズが出まれる。更に応じてあるが別用れる。 アクナ分かはは、この部分を分離して、かり、オンリ・メモリ60の部分を分離して、かり、オンリ・メモリのの部分を分離して、重変果をある。

場合、リード・オンリ・メモリ 6 0 を搭載するための多層基板 1 0 ′の分だけコストが上昇するという難点はあるものの、両基板間を接続するバスライン 1 2 ′を十分短く採ることによって、第 6 図に示した実施例と同様の大きなノイズ低減効果を有する他、第 5 図で説明した実施例同様、汎用性のある部分と機器ごとに仕様の異なる部分を分離し、基板等の量産効果を高めるという利点がある。

(発明の効果)

以上の説明した本発明のプロセッサ搭載回路は、マイクロプロセッサとバスラインを通じてこれに接続された周辺回路部品を他の回路部品と切り離して多層基板に搭載するようにしたので、最もノイズ対策の難しい部分について、大きなノイズ抑制効果を得る。しかも、比較的小さい実装面積で多層基板を使用するため回路全体のコスト上昇を抑えることができる。

4. 図面の簡単な説明

第1図は本発明のプロセッサ搭載回路の要部斜

第6図は、本発明の第3の実施例を示すブロック図である。

この実施例は、マイクロでは、サー1 1 とバスート 2 を通じてこれに接続されるマリー 3 、ランダム・アク 6 0 等の周辺回ある。 3 では、メモリード・オンリ・メモリ 6 0 等の周辺回ある。 6 したを 数れる 8 では、スラードを 数れる 8 では、スラードを 数れる 8 では、スラードの 4 では、スラードの 4 では、スラードの 5 では、スラードで 5 では、ないの 5 では、ないの 5 では、ないの 5 でもの 5

第7図は、本発明の第4の実施例を示すプロック図である。

これは、第5図で説明した実施例と類似しており、リード・オンリ・メモリ60を別の多層基板10′に搭載した例を示している。この実施例の

視図、第2図は本発明の回路に使用する多層基板の分解斜視図、第3図は本発明の実施に適するブリンタ制御回路のブロック図、第4図から第7図までは本発明のそれぞれ異なる実施例を示すプロック図である。

10…多層基板、11…マイクロプロセッサ、

1 2 … バスライン、13 … アイオーポート、


14…ランダム・アクセス・メモリ、


15…端子、20…通常の基板、

21…他の回路部品。

特許出願人 冲電気工業株式会社 代理人 鈴 木 敏 明

特開平1-220498 (6)





特開平1-220498(7)

